Explorar Cursos
Inicio / Cursos / Curso Completo: Fundamentos de Electrónica (Circuitos, Semiconductores, Respuesta, Op-Amps y Digital) / Parte 5A: Circuitos Digitales — Representaciones, Lógica Combinacional, Diagramas de Tiempo, Álgebra de Boole y Diseño de Redes Lógicas
Electrónica · Aula en Video
CLASE EN VIDEO

Parte 5A: Circuitos Digitales — Representaciones, Lógica Combinacional, Diagramas de Tiempo, Álgebra de Boole y Diseño de Redes Lógicas

Archivo de Video Local:
Video_09_Parte_5A_Circuitos_Digitales_Logica_Combinacional_Diagramas_Tiempo_Boole_y_Diseno_Redes_1080p.mp4
Ubicación en disco: Videos_Curso_IoT/Curso_Fundamentos_de_Electronica_Gemini/Video_09_Parte_5A_Circuitos_Digitales_Logica_Combinacional_Diagramas_Tiempo_Boole_y_Diseno_Redes

Sube este archivo .mp4 a tu canal de YouTube y pega su enlace en src/data/youtube-ids.json (clave "fundamentos-de-electronica" → "video-09-circuitos-digitales-logica-combinacional-tiempo-boole-diseno-redes") o pruébalo en vivo aquí abajo:

Archivo Fuente: Video_09_Parte_5A_Circuitos_Digitales_Logica_Combinacional_Diagramas_Tiempo_Boole_y_Diseno_Redes_1080p.mp4
Descargar Manual de Estudio (.PDF) Descargar Código Fuente y Planos (.ZIP)
CLASE EN VIDEO Parte 5 · Circuitos Digitales (Sección A)

Parte 5A: Circuitos Digitales — Representaciones, Lógica Combinacional, Diagramas de Tiempo, Álgebra de Boole y Diseño de Redes Lógicas

Sistemas de numeración (binario, hexadecimal, complemento a dos, BCD, código Gray), clases de compuertas combinacionales, diagramas de tiempo y retardos de propagación, teoremas del Álgebra de Boole y De Morgan, metodología de 5 pasos para diseñar redes lógicas y obtención de expresiones booleanas (SOP/POS y mapas de Karnaugh) desde tablas de verdad.

APUNTES CLAVE DE LA CLASE SÍNTESIS TÉCNICA
  • Representaciones digitales, márgenes de ruido inmunes y compuertas universales NAND y NOR.
  • Diagramas de tiempo, retardos tPHL/tPLH y riesgos de espurios (glitches) por caminos asimétricos.
  • Leyes del Álgebra de Boole, Teoremas de De Morgan y los 5 pasos sistemáticos para convertir un problema verbal en un circuito lógico.
  • Síntesis canónica por Suma de Productos (minitérminos) y Producto de Sumas (maxitérminos) y simplificación mediante Mapas de Karnaugh.
CONTENIDO DEL PAQUETE DESCARGABLE .PDF + .ZIP

Al descargar el paquete video-09-circuitos-digitales-logica-combinacional-tiempo-boole-diseno-redes-codigo-y-planos.zip obtienes listos para usar en taller:

  • 01_instrumentacion_y_adquisicion_video_09.ino
  • 02_analisis_y_simulacion_electronica_video_09.py
  • Guia_Estudio_FE_Video_09.pdf
⬇ Bajar Guía PDF de esta Lección ⬇ Bajar Código + Planos (.ZIP) 📦 Bajar Pack Completo del Curso